matlab

Simulink Design Verifier generuje testy dla modeli Simulinka i diagramów Stateflow sprawdzające zgodność modelu z założeniami i zdefiniowanymi przez użytkownika wytycznymi. Sprawdza także parametry modelu oraz generuje przykłady naruszające założenia.