Filter Design HDL Coder

Filter Design HDL Coder dodaje do MATLABa możliwości implementacji kodu w urządzeniach typu ASIC i FPGA.

• Generacja kodu VHDL (zgodny z IEEE 1076) i Verilog (zgodny z IEEE 1364-2001) do implementowania filtrów stałoprzecinkowych w ASIC i FPGA.
• Kontrola zawartości, optymalizacji i stylu generowanego kodu.
• Automatycznie generuje testy w VHDL i Verilog dla szybkiej weryfikacji i walidacji kodu.

Więcej informacji na stronie producenta.