Rosnące wymagania mocy obliczeniowej skłaniają do wykorzystania układów reprogramowalnych FPGA w sprzętowej realizacji systemów przetwarzania sygnałów w czasie rzeczywistym. Stopień komplikacji implementowanych algorytmów i wymóg krótkiego czasu projektowania skłaniają do poszukiwania efektywnych narzędzi prototypowania, weryfikacji i implementacji systemów cyfrowych. W procesie implementacji wykorzystuje się szereg narzędzi EDA przy czym metody projektowania i sprawność oprogramowania odgrywają kluczowe znaczenie w szybkości i jakości osiągniętego rozwiązania.
Nagrane seminarium poświęcone jest wykorzystaniu pakietu Simulink do sprzętowej realizacji toru wizyjnego pracującego w czasie rzeczywistym z prędkością 60[fps] na platformie rekonfigurowalnej FPGA firmy Xilinx®. Znaczna część procesu projektowania toru wizyjnego - od specyfikacji do aplikacji działającej na karcie ML501 - została zrealizowana w środowisku Simulinkze wsparciem specjalizowanego oprogramowania EDA: ModelSim® oraz Xilinx® ISE™ Foundation™.
Na przykładzie algorytmu detekcji krawędzi w obrazie została przedstawiona metodologia projektowania Model-Based Design. Omówiono kolejne kroki dopasowania programowego modelu referencyjnego do specyficznych właściwości platformy sprzętowej: dobór optymalnego formatu obliczeniowego, serializacja danych w potoku i zrównoleglenie. Przy pomocy przybornika Simulink HDL Coder automatycznie wygenerowano syntezowalny kod VHDL, wektor testowy i referencyjny. Biblioteka Link For ModelSim® pozwoliła automatycznie przesymulować i zweryfikować otrzymane źródła HDL. Przeprowadzono ko-symulację w środowiskach Simulink® i ModelSim®:
Kompletny potok toru wizyjnego wygenerowano automatycznie z modelu Simuilink®a i dołączono jako komponenty VHDL do szablonu projektu w pakiecie Xilinx® ISE™ Foundation™ aby utworzyć plik konfiguracyjny FPGA. Uzyskany plik BIT został załadowany na układ Virtex™-5LX karty ML-501 współpracującej z cyfrową kamerą kolorową i monitorem VGA. Przy pomocy wbudowanych multiplekserów strumienia pokazano sygnał wizyjny w kluczowych punktach potoku toru wizyjnego.
Seminarium przeznaczone jest w szczególności dla osób, które chcą się dowiedzieć, jak przy pomocy Matlab’a i Simulink’a realizować obliczenia współbieżne na rekonfigurowalnych platformach sprzętowych i jak automatycznie generować przenośny, syntezowalny kod VHDL. Przedstawione narzędzia automatyzacji tworzenia testbench’y, ko-symulacji i automatycznej weryfikacji mogą być również bardzo przydatne dla inżynierów realizujących skomplikowane algorytmy i złożone systemy cyfrowe w technologiach ASIC oraz FPGA.
Czas trwania: 29 minut
Aby uzyskać dostęp do zarejestrowanego webinarium należy wypełnić poniższy formularz. Adres odpowiedniego pliku zostanie przesłany pocztą elektroniczną na adres e-mail podany w formularzu. Wszelkie uwagi i ewentualne problemy proszę zgłaszać na adres info@ont.com.pl.
