HDL Coder™ generuje przenośny, syntezowalny kod w językach Verilog i VHDL z funkcji MATLABa, modeli Simulinka i diagramów Stateflow. Wygenerowany kod HDL może być wykorzystany do programowania układów FPGA lub prototypowania i projektowania układów ASIC.
HDL Coder dostarcza narzędzia, które automatyzują programowanie układów FPGA Xilinx® i Intel®. Można kontrolować architekturę i implementację kodu HDL, podświetlać ścieżkę krytyczną oraz generować oszacowanie wykorzystania zasobów sprzętowych. HDL Coder zapewnia możliwość dwukierunkowego śledzenia pomiędzy modelem Simulinka a wygenerowanym kodem Verilog i VHDL, umożliwiając weryfikację kodu dla aplikacji o wysokiej integralności według DO-254 oraz innych standardów.
Skorzystaj z bezpłatnej 30-dniowej wersji próbnej oprogramowania
Dowiedz się więcej