Modelowanie, symulacja, implementacja i weryfikacja systemów wbudowanych i sprzętu

Oprogramowanie firmy MathWorks jest kompletnym środowiskiem do modelowania, analizy, symulacji i generacji kodu na systemy wbudowane. Pozwala ono na:

• wczesną weryfikację założeń projektu przed fazą implementacji i testowania;
• automatyczną generację kodu do weryfikacji funkcjonalnej algorytmu z rzeczywistym obiektem (szybkie prototypowanie) oraz generację kodu produkcyjnego;
• wykrycie jak najwięcej błędów podczas symulacji.

Projektowanie systemu wbudowanego, implementacja i weryfikacja

W środowisku MATLAB i Simulink algorytm można zamodelować na różne sposoby. Można to zrobić za pomocą skryptu w MATLABie, systemu przetwarzającego dane opartego na modułach Computer Vision System Toolbox lub DSP System Toolbox, bloku w Simulinku, maszyny stanów w Stateflow w stałej lub zmiennoprzecinkowej arytmetyce. Wczesna weryfikacja możliwa jest poprzez stworzenie na tym etapie testów weryfikujących funkcjonalność naszego rozwiązania (test benches), które możemy później wykorzystywać w dalszych etapach tworzenia aplikacji systemu wbudowanego.

Generacja kodu do implementacji w czasie rzeczywistym

Narzędzia firmy MathWorks pozwalają na automatyczną generację czytelnego, wydajnego kodu C ze skryptów i modeli rozwijanych w MATLABie, Simulinku i Stateflow. Kod ten może być wykorzystany do prototypowania lub jako kod produkcyjny w finalnym produkcie. Możliwe jest także wykorzystanie istniejącego kodu C i jego integracja w kodzie generowanym automatycznie. Powstały kod jest zgodny ze standardem ANSI/ISO C i może być uruchamiany na każdym procesorze z systemem czasu rzeczywistego (RTOS) lub bez. Implementacja kodu na systemy czasu rzeczywistego polega na wykorzystaniu wygenerowanego kodu w środowisku pracy danego procesora i może być później zautomatyzowana w narzędziach firmy MathWorks poprzez integrację ‚schedulerów’, ‚timerów’, interfejsów z wygenerowanym kodem.

Weryfikacja i certyfikacja kodu produkcyjnego (embedded)

Stworzone testy na etapie projektowania algorytmu można później użyć przy weryfikacji funkcjonalnej kodu a zachowaniem modelu. Weryfikacja ta może być zautomatyzowana jeśli mamy do czynienia ze złożonymi systemami. Możliwa jest także certyfikacja wygenerowanego kodu ze standardami przemysłowymi, tj. DO-178, IEC 61508 lub ISO 26262.

Modelowanie, symulacja, implementacja i weryfikacja projektów FPGA

HDL Coder™ oraz HDL Veryfier™ są produktami wspomagającymi projektowanie systemów FPGA i ASIC. Pozwalają one na:

• tworzenie,modelowanie, symulacja algorytmów w MATLABie i Simulinku;
• generacje sprzętowo niezależnego lub natywnego kodu HDL i Verilog;
• programowanie sprzętu firmy Xilinx lub Altera z poziomu MATLABa lub Simulinka;
• weryfikację projektu FPGA z założeniami (kosymulacja czasowa, funkcjonalna);
• generacja kodu Verilog lub VHDL dla platform ASIC.

Więcej informacji znajdą Państwo w artykule Projektowanie FPGA

Sprawdzanie jakości wygenerowanego kodu

Firma MathWorks szczególną uwagę przykłada do testowania i weryfikacji systemów wbudowanych, ponieważ często kod wygenerowany przez oferowane narzędzia jest wykorzystywany w urządzeniach, które nie mogą zawieść. Dlatego generowany kod musi spełniać ostre kryteria i musi być certyfikowany. Przykładem w motoryzacji jest generacja kodu zgodnego z MISRA-C/C++ and JSF++.

Obiektywne mierzenie jakości kodu

Narzędzia do analizy i weryfikacji kodu Polyspace sprawdzają kod, precyzują problemy niezawodności i identyfikują problematyczne wyrażenia kodu. Po przeprowadzeniu takiej analizy, użytkownik dostaje metrykę, która można wykorzystać do poprawy jakości kodu. W raporcie są informację kiedy kod na pewno będzie działał, mamy matematyczne potwierdzenie braku błędów rozruchu bez kompilacji tego kodu bądź tworzenia scenariuszy testów, oraz mamy obiektywną ocenę jakości kodu. W ten sposób można zapewnić zgodność ze standardami i regulacjami oraz wdrożyć certyfikację kodu systemu wbudowanego w oparciu o IEC 61508, ISO 26262, EN 50128, lub DO-178B.